국내 대학에서도 삼성전자의 첨단 반도체 생산 공정을 활용해 실제 반도체 칩을 설계하고 제작할 수 있게 됐다. 그동안 높은 비용과 인프라 한계로 기업 중심으로 활용되던 첨단 공정이 대학에 처음 개방되면서 반도체 교육과 연구가 실전 중심으로 확대될 것으로 기대된다.

KAIST는 반도체설계교육센터(IDEC)가 삼성전자와 ‘14나노 반도체 공정 지원’ 협약을 체결했다고 16일 밝혔다.

이번 협약으로 전국 대학의 학생과 연구자는 삼성전자의 14나노 공정을 이용해 반도체 칩을 직접 설계하고 제작한 뒤 성능까지 검증할 수 있게 된다.

14나노 공정은 인공지능(AI) 반도체와 스마트폰 애플리케이션 프로세서(AP), 고성능컴퓨팅(HPC) 등에 쓰이는 첨단 기술이다. 한 차례 칩을 제작하는 데 약 60억원이 들어 대학이 자체적으로 활용하기 어려웠다. 하지만 앞으로는 KAIST IDEC이 구축한 설계 환경을 공동으로 이용하면서 대학에서도 첨단 공정을 활용할 수 있게 됐다.

삼성전자는 앞으로 5년간 전국 대학에 모두 1160개의 칩 제작 기회를 제공할 계획이다. 매년 약 600명의 대학원생과 연구자가 실제 반도체 설계와 제작, 성능 검증 과정에 참여할 것으로 예상된다.

박인철 KAIST IDEC 소장은 “학생들이 산업 현장에서 사용하는 첨단 공정으로 직접 반도체를 설계하고 제작하는 경험을 할 수 있게 됐다”며 “산업계와 협력을 확대해 시스템반도체 전문인력 양성 기반을 지속적으로 강화하겠다”고 말했다.