한국공학대학교가 차세대 반도체 패키징 기술 자립을 위한 정부 지원 사업에 선정됐다.

15일 한국공학대에 따르면 이 대학은 산업통상자원부와 한국산업기술진흥원(KIAT)이 추진하는 ‘산업혁신기반구축사업’의 ‘대면적 패키징 미세회로화 대응을 위한 공정·평가 기반구축’ 과제 수행기관으로 최종 선정됐다.

이번 사업은 인공지능(AI) 반도체와 고성능 컴퓨팅(HPC) 시장 확대에 대응해 차세대 칩렛(Chiplet) 패키징 기술 기반을 구축하기 위해 추진된다. 정부는 500×500㎟ 이상 대면적 패널 기반에서 3마이크로미터(㎛) 피치급 초미세 회로 공정과 정량평가를 통합 실증할 수 있는 기반 구축을 목표로 하고 있다.

주관기관으로 선정된 한국공학대는 앞으로 5년간 총 100억원 규모 정부출연금을 지원받아 관련 인프라 구축과 기술 개발을 추진한다.

한국공학대는 공동기기원을 중심으로 한국생산기술연구원, 한국전자기술연구원, 소부장기술융합연구조합과 컨소시엄을 구성했다. 참여기관들은 반도체 패키징 공정과 평가 기술을 공동 개발해 국내 반도체 패키지 산업의 기술 자립도와 글로벌 경쟁력을 높인다는 계획이다.

사업을 통해 한국공학대는 △510×515㎟급 대면적 초미세 공정라인 구축 △반가산공정(SAP) 기반 미세 패터닝 공정 고도화 △고해상도 자동광학검사(AOI) 기반 정량평가 체계 구축 △다층 재배선층(RDL) 및 고주파 특성 평가 기술 개발 △기업 지원을 위한 통합 지원체계 구축 등을 추진한다.

과제 총괄책임자인 김경민 교수는 “대면적 초미세 공정·평가 인프라 구축을 통해 국내 기업들이 글로벌 수준의 첨단 패키징 기술 경쟁력을 확보할 수 있도록 지원하겠다”고 말했다.

황수성 총장은 “반도체 패키징 분야 연구 역량과 산학협력 기반을 인정받은 결과”라며 “AI·HPC용 첨단 패키징 시장에서 국내 기업들의 기술 경쟁력 확보를 지원하는 혁신 거점 역할을 강화하겠다”고 밝혔다.