중국 화웨이가 미국의 고강도 제재 속에서도 첨단 반도체 기술 격차를 줄일 수 있는 새로운 설계 방식을 공개했다고 25일(현지시간) 로이터가 보도했다. 화웨이는 이날 상하이에서 열린 반도체 심포지엄에서 2031년까지 1.4나노미터 공정에 상응하는 트랜지스터 밀도의 고성능 반도체를 개발하겠다고 선언했다. 다만 외부에서 검증된 성능 자료는 제시하지 않았다.

이 목표가 주목을 끄는 이유는 명확하다. 현재 중국의 검증된 최첨단 반도체 제조 능력은 대체로 7나노 수준에 머물러 있다. 반면 1.4나노는 2030년 전후 글로벌 선두 업체들이 겨냥하는 차세대 기술이다. 세계 최대 첨단 반도체 생산업체인 대만 TSMC는 현재 2나노 제조 기술을 양산하고 있으며, 1.4나노 공정은 2028년 도입을 예고한 상태다.

화웨이가 이날 내세운 핵심 개념은 타우 스케일링 법칙이다. 기존 반도체 산업은 트랜지스터를 계속 작게 만드는 무어의 법칙에 기대 성능을 높여왔지만, 화웨이는 이 방식이 한계에 부딪혔다고 주장했다. 트랜지스터 크기가 원자 몇 개 수준까지 미세화된 지금, 성능 향상의 돌파구는 칩과 컴퓨팅 시스템 내부에서 신호와 데이터가 이동하는 시간을 줄이는 데 있다는 것이다.

이는 미국 제재로 최첨단 노광장비(EUV) 접근이 차단된 중국에 특히 절박한 과제다. 미국은 선단 공정 반도체 생산에 필요한 장비와 핵심 기술의 대중 수출을 지속적으로 옥죄어왔다. 시장조사업체 오므디아의 허후이 반도체 리서치 책임자는 화웨이의 발표를 공정 미세화 중심의 경쟁에서 시스템 차원의 효율 경쟁으로의 전환이라고 평가했다. 더 작은 트랜지스터에만 의존하지 않고 칩 내부 배선을 줄이고 지연 시간을 낮추며 데이터 이동을 개선하는 방식은, 첨단 노광 기술이 제한된 상황에서도 성능을 끌어내는 실질적 대안이라는 설명이다.

화웨이는 타우 스케일링 아키텍처인 로직폴딩을 올해 말 출시 예정인 기린 스마트폰 칩에 처음 적용하겠다고 밝혔다. 칩 내부 배선을 줄여 성능을 크게 개선할 수 있다는 것이 회사 측 설명이다. 2030년까지는 자사 AI 반도체 어센드 칩으로 확대 적용하고, 수백에서 수천개 칩으로 구성된 데이터센터용 대형 AI 클러스터에도 이 기술을 이식할 계획이다. 화웨이는 또 지난 6년 동안 스마트폰과 AI 컴퓨팅 등에 쓰이는 381개 칩을 타우 스케일링 법칙에 기반해 설계하고 양산해왔다고 밝혔다.

시장의 반응은 즉각적이었다. 이날 상하이 증시 스타50지수는 사상 최고치를 기록했다. 중국 주요 반도체 기업들로 구성된 이 지수에서 SMIC 주가는 18% 넘게 뛰었고, 파운드리 경쟁사 화훙반도체는 일일 상한선인 20%까지 급등했다.

화웨이는 2023년 5G 통신이 가능한 메이트 60 시리즈를 출시하며 재기에 성공했다. 이 제품에는 SMIC가 7나노 기술로 생산한 시스템온칩이 탑재됐다. 이번 발표 뒤 홍콩 증시에서 SMIC 주가도 7.6% 올랐다. SMIC 역시 지난 1월 상하이에 첨단 패키징 연구소를 설립하는 등 포스트 무어의 법칙 경로에 적극 투자하고 있다.

반도체 전문 분석 매체 글로벌 세미 리서치는 화웨이의 타우 스케일링 법칙을 공정 미세화 경쟁에서 이탈해 칩 내부 데이터 이동 시간 단축으로 승부처를 옮기려는 시도라고 분석했다. EUV 장비 접근이 막힌 화웨이가 불리한 제조 공정 경쟁 대신 시스템 설계 효율을 전면에 내세우는 전략으로 풀이된다.

이주영 기자 123@naeil.com