1960년 미국 벨 연구소에서 한국계 강대원과 모하메드 아탈라가 발명한 모스펫(MOSFET) 트랜지스터는 지금까지도 모든 반도체 소자의 기본 구성요소다. 실리콘 집적회로 기술의 눈부신 발전으로 최신 CPU나 GPU에 100억개의 트랜지스터가 들어 있다고 할 때 바로 이 모스펫의 숫자를 말하는 것이다. 인텔의 창업 멤버이자 최고 경영자를 지낸 고든 무어가 주창한 ‘무어의 법칙’에 의하면 70년대 초반 최초의 상용 CPU 칩이 발매된 이후 일정한 면적에 집적된 모스펫의 숫자는 1.5~2년마다 두배씩 증가해 왔다.

반도체 칩에서 모스펫을 작게 만들려 하는 이유는 무엇일까? 데너드 스케일링(Dennard scaling)이라 부르는 법칙에 따르면 반도체 칩의 면적이 일정하면 이 칩을 구동하는데 소모되는 전력도 거의 일정하며, 칩에 집적된 모스펫의 숫자와는 큰 상관이 없다. 다시 말해서 일정한 면적의 칩에서 모스펫의 숫자가 증가하면 연산능력도 비례해 증가하지만 소모 전력은 거의 비슷하게 유지된다는 것이다. 같은 전력을 사용해서 더 나은 성능을 얻을 수 있으니 작게 만들지 않을 이유가 없는 것이다.

모스펫의 크기가 점점 줄어들어 수백 나노미터(nm = 10⁻⁹m) 수준이 되면서부터는 일반적인 광원으로는 반도체 칩에 광학적 방법으로 회로를 새길 수 있는 충분한 해상도를 얻을 수 없게 되었다. 더 짧은 파장의 빛이 필요했고, 결국에는 공기중 흡수 때문에 진공에서만 사용 가능한 13.5nm 파장의 극자외선 (EUV) 장비가 만들어진다. 이 장비의 제작 난이도가 매우 높아서 이를 독점적으로 공급하는 네덜란드의 ASML이 엄청난 기술적 헤게모니를 쥐게 된 것이다.

10nm 이하 반도체 소자 만들기는 불가능

만약 무어의 법칙이 계속된다면 어떻게 될까? 많이 과장해서 현재의 모스펫이 한 변 길이가 1cm인 정사각형이라 하면 무어의 법칙으로 2년마다 크기가 절반으로 줄어들어 20년 후에는 한변이 0.3mm인 정사각형이 되고, 100년 후에는 원자보다 작은 크기가 된다. 이처럼 지수함수적으로 증가하거나 감소하는 법칙은 지속될 수 없다.

강대원과 아탈라의 최초 모스펫은 전류가 흐르는 영역인 채널(channel)이 실리콘 웨이퍼의 표면에 형성되었다. 이를 평판(planar) 모스펫이라고 한다. 모스펫의 크기는 보통 평판 모스펫 채널의 길이로 나타내기도 하는데, 채널의 길이를 약 20nm 이하로 만들면 단채널(short channel) 효과 때문에 소자가 설계대로 작동하지 않는 문제가 생긴다.

이를 해결하는 돌파구가 평판 형태의 채널을 버리고 물고기의 비늘(fin)과 같은 모양의 채널을 채택한 핀펫(FinFET)이다. 전임 과학기술부 장관인 서울대 이종호 교수가 발명한 것으로 현재 대부분의 첨단공정이 핀펫을 사용한다.

이보다 성능을 더 향상 시킨 게이트올어라운드(gate all around, GAA) FET 혹은 나노쉬트(nanosheet, NS) FET이라는 모스펫이 일부 양산되고 있으며 향후 이 형태로 발전해 나갈 것이다. NS FET과 유사하지만 상하로 적층된 두 채널의 극성을 다르게 해 시모스(CMOS)를 만드는 CFET은 2030년 이후에 등장할 전망이다.

현재 인텔 삼성 TSMC 같은 첨단 반도체 제조업체에서 주장하는 모스펫의 크기는 약 2nm 정도이며 이를 기술 노드(technology node)라 부른다. 향후 몇년 안에 1nm 혹은 그 이하의 기술 노드로 발전시킬 계획도 발표하고 있다. 그런데 1nm라고 하면 실리콘 원자 5~6개 정도의 길이인데, 실리콘 웨이퍼로 이렇게 작은 가공물을 만든다는 것은 실제로 가능하지 않다.

무어의 법칙 지속도 당연히 불가능

그렇다면 도대체 이들의 이야기는 무슨 의미일까? 반도체 채널의 길이가 10nm 부근이 되면서부터는 기술노드에서 주장하는 길이는 실제 가공물 크기가 아니고 일종의 마케팅 용어가 되었다. 해석을 하자면 평판 모스펫에서 채널 길이를 1nm로 만들면 예상되는 성능을 가진 모스펫을 만들었다는 의미다.

실제로 첨단 모스펫에서 실제 가공물의 크기는 10~12nm 정도다. 평판 모스펫의 채널 길이에 비해서 크기가 많이 줄어들지는 않았지만 평판과는 다른 3차원 구조가 되면서 가공 난이도는 매우 높아져서 최신 기술이 필요하고 공정 안정화에 많은 시간이 소요된다.

가장 작은 반도체 소자의 실제 크기는 10nm 정도다. 제조사의 여러가지 주장에도 불구하고 더 작은 크기로 만들기는 어렵다. 또한 물질의 가장 작은 단위가 원자이기 때문에 원자보다 작은 모스펫은 존재할 수 없고, 따라서 (성능이 아닌) 크기에 관한한 무어의 법칙에 따라 계속 작아지는 것은 당연히 불가능하다.

박용섭

경희대 교수, 물리학